MENU SEARCH INDEX DETAIL JAPANESE

1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-326831

(43)Date of publication of application: 16.12.1997

(51)Int.CI.

H04L 13/08 G06F 3/12

G06F 5/06 G06F 13/12

(21)Application number: 08-143194

(71)Applicant:

CANON INC

(22)Date of filing:

05.06.1996

(72)Inventor:


OKUTSU TOSHIHISA

(54) DATA RECEPTION CONTROL METHOD AND DEVICE THEREFOR AND PRINTER USING IT

(57)Abstract:

PROBLEM TO BE SOLVED: To vary a reception timing by a centronics interface during reception.

SOLUTION: Upon the receipt of a strobe signal, an edge detector 304 detects its edge, a timing counter 304 starts counting and a BUSY signal becomes HL The BUSY signal is set to LO at timing registers 305-307 in the fastest timing and latch a value to return an nACK pulse. When a timing offset enable flag 302 is set to 0, since a timing offset register 308 provides an output of 0, comparators 314-316 compare values of the registers 305-307 with a value of a counter 304, the BUSY signal is set to LO and the nACK is set to LO when they are coincident and then they are set to HI. When the flag 302 is set to 1, the comparators compare the sum of the contents of the registers 305-307 and a content of the register 308 with the count of the counter 304. Thus, the timing is delayed by the value of the flag.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-326831

(43)公開日 平成9年(1997)12月16日

(51) Int.Cl. ⁶	識別記	号	F I			技術表示箇所
H04L 13,	/08		H04L	13/08		
G06F 3/	/12		G06F	3/12	Α	
5,	/06 3 1 3			5/06	3 1 3	
13,	/12 3 3 0			13/12	3 3 0 F	

審査請求 未請求 請求項の数21 OL (全 14 頁)


(21)出願番号	特願平8-143194	(71) 出願人 000001007
(22)出願日 平成8年(1996)6月5日		キヤノン株式会社 東京都大田区下丸子3丁目30番2号 (72)発明者 奥津 俊久 東京都大田区下丸子3丁目30番2号 キヤ
		ノン株式会社内 (74)代理人 弁理士 大塚 康徳 (外1名)

(54) 【発明の名称】 データ受信制御方法及び装置及びそれを用いた印刷装置

(57) 【要約】

【課題】セントロニクスインターフェースによる受信タイミングを、受信中に可変とする。

【解決手段】ストローブ信号を受信すると、エッジ検出 器304がそのエッジを検出し、タイミングカウンタ304がカウントを開始するとともに、BUSYがHIとなる。タイミングレジスタ305~307には最も早いタイミングでBUSYをLOにし、nACKパルスをず値が格納されている。タイミングオフセットイネーブルフラグ302が0であると、タイミングオフセットイネーンジスタ308からは0が出力されるため、コンパレータ314~316は、それぞれレジスタ305~307の値とを比較して一致した時点でBUSYをLOにし、nACKをLOにし、また、HIにする。フラグ302が1ならば、各コンパレータはレジスタ305~307と、レジスタ308との和とカウンタ304とを比較する。こうして、フラグによりタイミングを遅延できる。



【特許請求の範囲】

【請求項1】 非同期確認方式によりデータを受信して 格納部に格納する装置におけるデータ受信制御方法であ って、

受信の可または不可の状態を示す信号の出力タイミング の初期値及び該初期値による出力タイミングを遅延させ る遅延量を設定する初期化工程と、

前記格納部の空き容量を検査し、空き容量が所定値以下 である場合、前記信号の出力タイミングの遅延を開始さ せる遅延開始工程とを備え、

前記遅延開始工程により遅延が開始されると、前記出力 タイミングを、前記初期値に対して前記遅延量分遅らせ ることを特徴とするデータ受信制御方法。

【請求項2】 前記遅延開始工程は、データを受信する ごとに前記格納部の空き容量を検査することを特徴とす る請求項1に記載のデータ受信制御方法。

【請求項3】 前記初期化工程は、前記出力タイミングを遅らせるオフセット値と、前記遅延開始工程により遅延が開始されている場合に、データを受信するごとに前記オフセット値に対して加算されるステップ値とを前記遅延量として設定することを特徴とする請求項2に記載のデータ受信制御方法。

【請求項4】 前記初期化工程の前に、前記前記初期値及び遅延量を受信する受信工程を更に備え、前記初期化工程は、前記受信工程により受信した値で前記出力タイミングを初期化することを特徴とする請求項1に記載のデータ受信制御方法。

【請求項5】 前記初期化工程は、前記受信の可または不可の状態を示す信号の出力タイミングとして、受信を開始してから受信不可となる期間と、応答信号パルスの立上り及び立下りタイミングを設定することを特徴とする請求項1乃至4のいずれかに記載のデータ受信制御方法。

【請求項6】 非同期確認方式によるデータの受信を制御するデータ受信制御装置であって、

受信したデータを格納する格納手段と、

データ受信の可または不可を示す信号の出力タイミング を記憶する第1の記憶手段と、

前記信号の出力タイミングを遅延させる遅延量を記憶する第2の記憶手段と、

前記第1の記憶手段に記憶された基準タイミングか、あるいは、前記基準タイミングを前記遅延量の分遅延させた遅延タイミングのいずれかで前記信号を出力するよう制御する出力制御手段とを備えることを特徴とするデータ受信制御装置。

【請求項7】 前出力制御手段は、前記格納手段により データを格納できる空き容量を検査し、該空き容量が所 定値以下である場合に、前記遅延タイミングで前記信号 を出力し、そうでない場合に前記基準タイミングで前記 信号を出力することを特徴とする請求項6に記載のデー 夕受信制御装置。

【請求項8】 前記第2の記憶手段は、前記基準タイミングを遅らせるオフセット値と、1回のデータ受信ごとに前記遅延量に加算されるステップ値とを遅延量として記憶し、前記出力制御手段は、遅延タイミングで前記信号を出力する場合、データを受信するごとに前記オフセット値に前記ステップ値を加算することを特徴とする請求項6または7のいずれかに記載のデータ受信制御装置。

【請求項9】 前記第1及び第2の記憶手段により記憶する値を受信する受信手段を更に備えることを特徴とする請求項6に記載のデータ受信制御装置。

【請求項10】 前記第1の記憶手段は、前記信号として、受信を開始してから受信不可となる期間を示す信号と、データの受信に対する応答信号の出力タイミングを記憶することを特徴とする請求項6万至9のいずれかに記載のデータ受信制御装置。

【請求項11】 ホスト装置からのデータ送信を示すストロープ信号に同期してデータを受信し、受信中であることを示すビジー信号と、受信データに対する応答信号とを送信する非同期確認方式によるデータの受信を制御するデータ受信制御装置であって、

ストローブ信号の受信を契機としてデータを受信するデ ータ受信手段と、

第1のタイミングを記憶する第1の記憶手段と、

第2のタイミングを記憶する第2の記憶手段と、

第3のタイミングを記憶する第3の記憶手段と、

遅延量を記憶し、該遅延量あるいは 0 を出力する遅延量 出力手段と、

ステップ値を記憶するステップ値記憶手段と、

フラグを記憶するフラグ記憶手段と、

前記フラグがセットされていない場合には前記遅延量出力手段から0を出力させ、前記フラグがセットされている場合には、前記遅延量出力手段から記憶された遅延量を出力させるとともに、前記ストローブ信号の受信を契機として前記遅延量出力手段に記憶された遅延量に前記ステップ値を加算するよう制御する制御手段と、

ストローブ信号の受信を契機としてビジー信号をオンし、その後、前記遅延量出力手段から出力された値と前記第1のタイミングとの和の時間経過した時点でビジー信号をオフするビジー信号出力手段と、

ストローブ信号の受信後、前記遅延量出力手段から出力された値と前記第2のタイミングとの和の時間経過した時点で応答信号をオンし、その後、前記遅延量出力手段から出力された値と前記第3のタイミングとの和の時間経過した時点で応答信号をオフする応答信号出力手段とを備えることを特徴とするデータ受信制御装置。

【請求項12】 前記データ受信手段により受信したデータを格納する格納手段と、該格納手段の空き容量を判定して所定値より小さければ前記フラグ記憶手段にフラ

グをセットする第2の制御手段とを更に備えることを特 徴とする請求項11に記載のデータ受信制御装置。

【請求項13】 前記第2の制御手段は、前記格納手段の空き容量を判定して第2の所定値より大きい場合に、前記フラグ記憶手段のフラグをリセットすることを特徴とする請求項12に記載のデータ受信制御装置。

【請求項14】 ホスト装置と非同期確認方式により接続され、ホスト装置から受信したデータを印刷する印刷 装置であって、

受信したデータを格納する格納手段と、

ホスト装置に対してデータ受信の可または不可を示す信号の出力タイミングを記憶する第1の記憶手段と、

前記信号の出力タイミングを遅延させる遅延量を記憶する第2の記憶手段と、

前記第1の記憶手段に記憶された基準タイミングか、あるいは、前記基準タイミングを前記遅延量の分遅延させた遅延タイミングのいずれかで前記信号をホスト装置に対して出力するよう制御する出力制御手段と、

前記格納手段に格納されたデータを印刷出力する印刷手段とを備えることを特徴とする印刷装置。

【請求項15】 前出力制御手段は、前記格納手段によりデータを格納できる空き容量を検査し、該空き容量が所定値以下である場合に、前記遅延タイミングで前記信号を出力し、そうでない場合に前記基準タイミングで前記信号を出力することを特徴とする請求項14に記載の印刷装置。

【請求項16】 前記第2の記憶手段は、前記基準タイミングを遅らせるオフセット値と、1回のデータ受信ごとに前記遅延量に加算されるステップ値とを遅延量として記憶し、前記出力制御手段は、遅延タイミングで前記信号を出力する場合、データを受信するごとに前記オフセット値に前記ステップ値を加算することを特徴とする請求項14または15に記載の印刷装置。

【請求項17】 前記第1及び第2の記憶手段により記憶する値を前記ホスト装置から受信することを特徴とする請求項14に記載の印刷装置。

【請求項18】 前記第1の記憶手段は、前記信号として、受信を開始してから受信不可となる期間を示す信号と、データの受信に対する応答信号の出力タイミングを記憶することを特徴とする請求項14乃至17のいずれかに記載の印刷装置。

【請求項19】 ホスト装置からのデータ送信を示すストローブ信号に同期してデータを受信し、ホスト装置に対して受信中であることを示すビジー信号と、受信データに対する応答信号とを送信する非同期確認方式により受信したデータを印刷する印刷装置であって、

前記ホスト装置からのストローブ信号の受信を契機としてデータを受信するデータ受信手段と、...

第1のタイミングを記憶する第1の記憶手段と、 第2のタイミングを記憶する第2の記憶手段と、 第3のタイミングを記憶する第3の記憶手段と、

遅延量を記憶し、該遅延量あるいは 0 を出力する遅延量 出力手段と、

ステップ値を記憶するステップ値記憶手段と、

フラグを記憶するフラグ記憶手段と、

前記フラグがセットされていない場合には前記遅延量出力手段から0を出力させ、前記フラグがセットされている場合には、前記遅延量出力手段から記憶された遅延量を出力させるとともに、前記ストローブ信号の受信を契機として前記遅延量出力手段に記憶された遅延量に前記ステップ値を加算するよう制御する制御手段と、

ストローブ信号の受信を契機としてビジー信号をオンし、その後、前記遅延量出力手段から出力された値と前記第1のタイミングとの和の時間経過した時点でビジー信号をオフするビジー信号出力手段と、

ストローブ信号の受信後、前記遅延量出力手段から出力された値と前記第2のタイミングとの和の時間経過した時点で応答信号をオンし、その後、前記遅延量出力手段から出力された値と前記第3のタイミングとの和の時間経過した時点で応答信号をオフする応答信号出力手段と、

前記データ受信手段により受信したデータを格納する格納手段とを備えることを特徴とする印刷装置。

【請求項20】 前記格納手段の空き容量を判定して所定値より小さければ前記フラグ記憶手段にフラグをセットする第2の制御手段を更に備えることを特徴とする請求項19に記載の印刷装置。

【請求項21】 前記第2の制御手段は、前記格納手段の空き容量を判定して第2の所定値より大きい場合に、前記フラグ記憶手段のフラグをリセットすることを特徴とする請求項20に記載の印刷装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プリンタ(像形成装置)などにおけるデータ受信制御方法及び装置に関し、特にセントロニクスインターフェースを用いたデータ受信を円滑に行なうデータ受信制御方法及び装置及びそれを用いた印刷装置に関する。

[0002]

【従来の技術】従来、ホストコンピュータと、セントロニクスインターフェースなどの非同期確認方式、いわゆるハンドシェーク方式で接続され、ホストコンピュータからプリントデータを受信するプリンタがあった。非同期確認方式では、接続された装置が互いに送信あるいは受信が可能な状態にあるか伝えあいながらデータの伝送を行う。この方式としてセントロニクスインターフェースがある。従来はプリンタ内部でのプリントデータ処理能力がセントロニクスインターフェースの転送速度より優れるため、データ転送の遅さが問題となっていた。

【0003】しかし、ホストコンピュータ、プリンタ共

にインターフェースハンドシェイク部のハードウェア化や、内部データ転送にダイレクトメモリアクセス(以下DMAと略す)やFIFOメモリなどを用いるなどの性能向上により従来に比べ高速にデータ受信を行なうことが可能になった。

[0004]

【発明が解決しようとする課題】しかしながら、上記従 来例において次のような問題が生じるようになった。

【0005】今日、プリンタがホストコンピュータから 受信するプリントデータは従来のテキストデータ主体からグラフィックデータ主体、つまりピットマップイメージ等、大容量になる傾向にある。データ受信速度は高速になったが、データ受信量も増大したため、印刷時には プリンタの受信バッファが満杯の状態にある時間が長くなった。その場合、受信パッファに空き領域ができるまでホストコンピュータからのデータ受信を停止しなければならない。

【0006】複雑なプリントデータはプリンタにおけるコマンド解析時間が長くなり、それゆえ受信バッファに空き領域ができず、データ受信を停止する時間も長くなる。ホストコンピュータの中には一定時間データ転送が停止されるとプリンタは正常動作しているにもかかわらず、ハングアップしたとみなしタイムアウトするものがある。そこで、受信バッファの残量に応じて決め細かな受信制御を行なう必要が生じた。

【0007】しかし、受信処理に関わる信号線処理はDMAやFIFOメモリと組み合わされたハードウェアがソフトウェアと並行して行なうため、ハードウェアの信号処理タイミングの設定値を変更する場合、ハードウェアの受信処理を停止させてからソフトウェアが介在する必要があった。よって、信号制御に関わる設定値を変更する場合、その都度ソフトウェアの制御でハードウェアの停止が必要となり繁雑であり、低効率であった。

【0008】本発明は、上記従来例に鑑みてなされたもので、データ転送を行ないつつ受信パッファの空き容量に応じてデータ転送速度を調整し、データの受信の中断を防止するデータ受信制御方法及び装置及びそれを用いた印刷装置を提供することを目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するために本発明は以下の構成を備える。すなわち、非同期確認方式によりデータを受信して格納部に格納する装置におけるデータ受信制御方法であって、受信の可または不可の状態を示す信号の出力タイミングの初期値及び該初期値による出力タイミングを遅延させる遅延量を設定する初期化工程と、前記格納部の空き容量を検査し、空き容量が所定値以下である場合、前記信号の出力タイミングの遅延を開始させる遅延開始工程とを備え、前記遅延開始工程により遅延が開始されると、前記出力タイミングを、前記初期値に対して前記遅延量分遅らせる。

【0010】また、非同期確認方式によるデータの受信を制御するデータ受信制御装置であって、受信したデータを格納する格納手段と、データ受信の可または不可を示す信号の出力タイミングを記憶する第1の記憶手段と、前記信号の出力タイミングを遅延させる遅延量を記憶する第2の記憶手段と、前記第1の記憶手段に記憶された基準タイミングか、あるいは、前記基準タイミングを前記遅延量の分遅延させた遅延タイミングのいずれかで前記信号を出力するよう制御する出力制御手段とを備える。

【0011】また、ホスト装置からのデータ送信を示す ストローブ信号に同期してデータを受信し、受信中であ ることを示すビジー信号と、受信データに対する応答信 号とを送信する非同期確認方式によるデータの受信を制 御するデータ受信制御装置であって、ストローブ信号の 受信を契機としてデータを受信するデータ受信手段と、 第1のタイミングを記憶する第1の記憶手段と、第2の タイミングを記憶する第2の記憶手段と、第3のタイミ ングを記憶する第3の記憶手段と、遅延量を記憶し、該 遅延量あるいは.0を出力する遅延量出力手段と、ステッ プ値を記憶するステップ値記憶手段と、フラグを記憶す るフラグ記憶手段と、前記フラグがセットされていない 場合には前記遅延量出力手段からりを出力させ、前記フ ラグがセットされている場合には、前記遅延量出力手段 から記憶された遅延量を出力させるとともに、前記スト ロープ信号の受信を契機として前記遅延量出力手段に記 憶された遅延量に前記ステップ値を加算するよう制御す る制御手段と、ストローブ信号の受信を契機としてビジ ー信号をオンし、その後、前記遅延量出力手段から出力 された値と前記第1のタイミングとの和の時間経過した 時点でビジー信号をオフするビジー信号出力手段と、ス トローブ信号の受信後、前記遅延量出力手段から出力さ れた値と前記第2のタイミングとの和の時間経過した時 点で応答信号をオンし、その後、前記遅延量出力手段か ら出力された値と前記第3のタイミングとの和の時間経 過した時点で応答信号をオフする応答信号出力手段とを 備える。

【0012】また、ホスト装置と非同期確認方式により接続され、ホスト装置から受信したデータを印刷する印刷装置であって、受信したデータを格納する格納手段と、ホスト装置に対してデータ受信の可または不可を示す信号の出力タイミングを記憶する第1の記憶手段と、前記第1の記憶手段に記憶された。 基準タイミングが、あるいは、前記基準タイミングがで前記に対して出力するよう制御する出力制御手段と、前記格納手段に格納されたデータを印刷出力する印刷手段とを備える。

【0013】また、ホスト装置からのデータ送信を示す

ストローブ信号に同期してデータを受信し、ホスト装置 に対して受信中であることを示すビジー信号と、受信デ ータに対する応答信号とを送信する非同期確認方式によ り受信したデータを印刷する印刷装置であって、前記ホ スト装置からのストローブ信号の受信を契機としてデー タを受信するデータ受信手段と、第1のタイミングを記 憶する第1の記憶手段と、第2のタイミングを記憶する 第2の記憶手段と、第3のタイミングを記憶する第3の 記憶手段と、遅延量を記憶し、該遅延量あるいは0を出 力する遅延量出力手段と、ステップ値を記憶するステッ プ値記憶手段と、フラグを記憶するフラグ記憶手段と、 前記フラグがセットされていない場合には前記遅延量出 カ手段から0を出力させ、前記フラグがセットされてい る場合には、前記遅延量出力手段から記憶された遅延量 を出力させるとともに、前記ストローブ信号の受信を契 機として前記遅延量出力手段に記憶された遅延量に前記 ステップ値を加算するよう制御する制御手段と、ストロ ーブ信号の受信を契機としてビジー信号をオンし、その 後、前記遅延量出力手段から出力された値と前記第1の タイミングとの和の時間経過した時点でビジー信号をオ フするビジー信号出力手段と、ストローブ信号の受信 後、前記遅延量出力手段から出力された値と前記第2の タイミングとの和の時間経過した時点で応答信号をオン し、その後、前記遅延量出力手段から出力された値と前 記第3のタイミングとの和の時間経過した時点で応答信 号をオフする応答信号出力手段と、前記データ受信手段 により受信したデータを格納する格納手段とを備える。 [0014]

【発明の実施の形態】以下、本発明の実施の形態である 像形成装置を図面を参照して詳細に説明する。

【0015】図1は本実施形態の像形成装置の構成例を 示すプロック図である。同図において10はプリンタ本 体であり、20のセントロニクスインターフェースケー ブルによりホストコンピュータ (不図示) と接続され る。プリンタ10は、メモリ(ROM、RAM)を含む マイクロプロセッサシステムで構成され、以下に説明す る各ブロックは内部バス1bで接続される。すなわち、 セントロニクスケーブル20を通じてホストコンピュー 夕(不図示)との間で信号を送信するセントロニクスイ ンターフェースコントローラ11、セントロニクスイン ターフェースコントローラ11から受信パッファ13へ の受信データ転送処理を行なうDMA(ダイレクトメモ リアクセス) コントローラ12、受信したデータを保持 する為の受信パッファア13、メモリ部15、CPU部 16から構成されるプリンタ10全体を制御する制御部 14、プリンタの各種設定を行なう操作パネル17、ホ ストコンピュータから送られたプリントデータやプリン トコマンドを解析するコマンド解析部18、画像データ をピットマップに展開する展開メモリ19、記録紙等に 永久可視像形成するプリンタエンジン1a、内部パス1

bとを備える。

【0016】このプリンタ10は、ホストコンピュータと図9のようにセントロニクスインターフェースによって接続される。このインターフェースは、ホストコンピュータからプリンタへの信号として、データ、nStrobeを含み、プリンタからホストコンピュータへの信号として、BUSY、nACKを含んでいる。

【0017】図2は図1のセントロニクスインターフェースコントローラ11の中の信号制御部を示す図である。

【0018】エッジ検出器301は、ホストコンピュータ20が出力するnStrobe信号の立ち下がり変化を検出すると検出信号を発生する。

【0019】タイミングオフセットイネーブルフラグ302は、信号制御タイミングをオフセットする処理機構を働かせるか否かを制御するフラグである。制御部14により設定される。

【0020】タイミングオフセット値変更制御部303は、エッジ検出器301より発生した検出信号によりタイミングオフセット値レジスタ308の値を変更する。また、タイミングオフセット値レジスタ308の出力制御も行なう。

【0021】タイミングカウンタ304は、エッジ検出器301の検出信号で起動し、制御部14より供給されるシステムクロックによりカウントアップする。停止状態ではリセットされ、その時点での時刻を0とする。

【0022】BUSYLOタイミングレジスタ305 は、BUSY信号をLO(オフ)にするタイミング(B USYLO)を保持する。ACKLOタイミングレジス タ306は、nACK信号をLO(オン)にするタイミ ング(ACKLO)を保持する。ACKHタイミングレ ジスタ307は、nACK信号をHI(オフ)にするタ イミング(ACKH)を保持する。

【0023】タイミングオフセット値レジスタ308は、信号制御タイミングのオフセット値(TOFFSET)を保持する。レジスタの内容は、制御部14またはタイミングオフセット値変更制御部303により設定される。また、タイミングオフセット値レジスタ308は出力制御機能付の構成を採り、保持する値にかかわらずタイミングオフセット値変更制御部303によって、出力値を0とすることが可能である。

【0024】ステップ値レジスタ309は、タイミングオフセット値に加算する値(STEPNUM)を保持するレジスタである。本レジスタの値とタイミングオフセット値レジスタ308の値が加算器313で加算され、タイミングオフセット値レジスタ308に保持される。【0025】レジスタ305~309に設定する値は、タイミングカウンタ304が提供する時間情報に対応し

た値である。すなわち、例えばレジスタ305~309

にセットされた値 "1" は、タイミングカウンタ 3 0 4 がカウントする時間 "1" に相当する。

【0026】加算器310~313は、2入力の値を加算した値を出力するものである。

【0027】コンパレータ314~316は、2入力の値を比較し、一致した場合に一致信号を発生するものである。

【0028】BUSY信号レジスタ317は、BUSY信号出力値を保持するものである。正論理信号出力であり、リセット時はLO状態である。エッジ検出器301の検出信号でセット(HI)され、コンパレータ314の一致信号でリセット(LO)される。

【0029】nACK信号レジスタ318はnACK信号出力値を保持するものである。負論理信号出力であり、リセット時はHI状態である。コンパレータ315の一致信号(ACK-LO)でセット(LO)され、コンパレータ316の一致信号(ACK-HI)でリセット(HI)される。

【0030】図3は、一般的なホストコンピュータとプリンタ間のセントロニクスインターフェースを用いたデータ転送の様子を示す図である。同図は1バイトのデータ転送を示す。

【0031】DATA信号はホストコンピュータが出力し、プリンタに転送するデータ自身である。DATA信号は8ピットのバスで構成される。nStrobe信号はホストコンピュータが出力し、LO(0)でプリンタに対してデータを出力したことを意味する。プリンタはnStrobe信号の立ち下がりにてDATA信号上のデータを受信データとして取り込む。BUSY信号はプリンタが出力し、HI(1)で新たにデータを受け付けられないことを意味する。nACK信号はプリンタが出力し、LO(0)でデータを受信したことを意味する。

【0032】時刻 t 1 でホストコンピュータはプリンタ に転送するデータをDATA信号に出力する。

【0033】時刻t2でホストコンピュータはnStrobe信号出力をHI(1)からLO(0)にする。このタイミングでプリンタはDATA信号上のデータを取り込む。取り込んだデータはDMAコントローラ12により受信バッファ13へと転送される。また、この時刻t2でセントロニクスインターフェースコントローラ11のタイミングカウンタ304のカウントアップが開始され、BUSY、nACK信号の制御を行なう。

【0034】時刻t3で、プリンタはBUSY信号出力がLO(0)からHI(1)にする。

【0035】時刻 t 4 でホストコンピュータは n S t r o b e 信号出力をLO(0) からH I(1) にする。

【0036】時刻 t5でプリンタは nACK 信号出力を H I (1) からLO(0) にし、データを受信したこと をホストコンピュータに通知する。

【0037】時刻 t 6 でプリンタは B U S Y 信号出力を

HI (1) からLO (0) にする。時刻 t 7 でプリンタ はn A C K 信号出力をLO (0) からHI (1) にする。以上で8 ピット (1パイト) のデータ転送を終了する。

【0038】上記各信号の制御はセントロニクスインターフェースコントローラ11が行なう。具体的にはタイミングカウンタ304の時刻情報に応じて、BUSYLOタイミングレジスタ305、ACKLOタイミングレジスタ306、ACKHIタイミングレジスタ307に設定したタイミングで信号制御が行なわれる。

【0039】なお、nACK信号を $HI \rightarrow LO \rightarrow HI$ に することをnACKパルスの出力と呼ぶ。セントロニクスインターフェースコントローラはBUSYをLO

(0) にセット、nACKパルス出力することで、ホストコンピュータに受信可能状態を通知する。

【0040】上述の様に、セントロニクスインターフェースコントローラ11のタイミングレジスタ305、36、307を様々な値にセットすることが可能な構成とするため、1パイトデータの転送速度を多様に変化することが可能である。

【0041】更に、本実施の形態では、タイミングオフセットイネーブルフラグ302が1にセットされると、前述のタイミングレジスタの値にタイミングオフセット値レジスタ308の値が加算されたタイミングで信号制御が行なわれる。係る処理により、タイミングレジスタの設定値を変更することなく信号制御のタイミングを遅らせることが可能になる。

【0042】図4はセントロニクスインターフェースコントローラ11における1パイトのデータ受信の動作を示す図である。タイミングオフセット機能を働かせない場合の例を示す。セントロニクスインターフェースコントローラ11の内部は制御部14により、以下の状態にあらかじめ設定されているものとする。

【0043】9イミングオフセットイネーブルフラグ302=0(オフセット加算しない)

BUSYLOタイミングレジスタ305=6

ACKLOタイミングレジスタ306=5

A C K H I タイミングレジスタ307=8 タイミングオフセット値レジスタ308=0

フェーザはいまった。

ステップ値レジスタ309=0

タイミングオフセットイネーブルフラグ302が0にセットされているため、タイミングオフセット値変更制御部303はタイミングオフセット値レジスタ308の出力制御を行ない、値0を出力させる。但し、タイミングオフセット値レジスタ308が保持する値は変化させない。

【0044】加算器 $310\sim312$ に入力される加算値は 0 であるため、コンパレータ $314\sim316$ には、タイミングレジスタ $305\sim307$ の値がそのまま入力される。すなわち、信号制御タイミングはオフセットされ

ずにタイミングレジスタのタイミングにて制御される。 【0045】時刻 t10においてエッジ検出器301が nStrobe信号の立ち下がり検出信号を発生する (正論理)。すると、BUSY信号レジスタ317はH I状態を保持する。また、タイミングカウンタ304が カウントアップを開始する。

【0046】時刻 t11において、タイミングカウンタ 304の出力が5になるとコンパレータ 315が一致信号を発生する(正論理)。すると、nACK信号レジス 9318はLO状態を保持する(タイミングカウンタ <math>304値がACKLOタイミングと一致)。

【0047】時刻 t12において、タイミングカウンタ 304の出力が 6になるとコンパレータ 314が一致信号を発生する(正論理)。すると、BUS Y信号レジス 9317はLO状態を保持する(タイミングカウンタ 304値がBUS YLOタイミングと一致)。

【0048】時刻t13において、タイミングカウンタ304の出力が8になるとコンパレータ316が一致信号を発生する(正論理)。すると、nACK信号レジスタ318はHI状態を保持する(タイミングカウンタ304値がACKHIタイミングと一致)。

【0049】図5は、セントロニクスインターフェースコントローラ11内部の信号の状態を示す図である。タイミングオフセット機能を働かせる場合の例を示す。

【0050】セントロニクスインターフェースコントローラ11の内部は制御部14により、以下の状態にあらかじめ設定されているものとする。

【0051】タイミングオフセットイネーブルフラグ3 02=0(オフセット加算しない)

BUSYLOタイミングレジスタ305=6

ACKタイミングレジスタ307=8

タイミングオフセット値レジスタ308=0

ステップ値レジスタ309=1

初期状態ではタイミングオフセットイネーブルフラグ302が0にセットされているため、タイミングオフセット機能は働かせていない。

【0052】時刻 t20で、制御部14がタイミングオフセットイネーブルフラグ302=1(オフセット加算する)と設定変更する。

【0053】それ以降、BUSY、nACK信号の信号制御タイミングは、各タイミングレジスタの値とタイミングオフセット値レジスタ308の加算された値にて行なわれる。すなわち、タイミングオフセット値レジスタ308の値分信号制御のタイミングが遅くなる。

【0054】時刻 t 21において、エッジ検出部301が n S t r o b e 信号の立ち下がり検出信号を出力する。すると、BUSY信号レジスタ317はHI状態を保持する。また、タイミングカウンタ304がカウントアップを開始する。

【0055】また、タイミングオフセット機能が有効であるため、タイミングオフセット値変更制御部303は、タイミングオフセット値レジスタ308の値とステップ値レジスタ309の値とを加算器313により加算した値を、タイミングオフセット値レジスタに再設定する。本例では、タイミングオフセット値レジスタ308には0、ステップ値レジスタ309には1が設定されていたので、1がタイミングオフセット値レジスタ308が新たに保持する値となる。

【0056】すると、加算器 310~312に入力される加算器は1であるため、コンパレータ 314~316には、タイミングレジスタ 305~307の出力値にタイミングオフセット値レジスタ 308の値=1が加算された値が入力される。よって、信号制御タイミングはタイミングレジスタ 305~307の設定値より1クロックだけ遅れることになる。

【0057】時刻t22において、タイミングカウンタ304の出力が6になるとコンパレータ315が一致信号を出力する。すると、nACK信号レジスタ318はLO状態を保持する(タイミングカウンタ304値=(ACKLOタイミング+1))。

【0058】時刻 t 23 において、タイミングカウンタ 304の出力が7になるとコンパレータ 314 が一致信号を出力する。すると、BUSY信号レジスタ 317 は LO状態を保持する(タイミングカウンタ値=(BUSYLOタイミング+1))。

【0059】時刻 t24において、タイミングカウンタ 304の出力が 9 になるとコンパレータ 316 が一致信号を出力する。すると、nACK信号レジスタ 318 は HI 状態を保持する(タイミングカウンタ 304 値= (ACKHI タイミング+ 1))。

【0060】このように、タイミングオフセット値レジスタ308及びステップ値レジスタ309に適当な値を設定しておけば、タイミングオフセットイネーブルフラグ302をセット/リセットするだけで、データ受信のタイミングを変えることができる。また、このタイミングの変更はnStroloreできる。また、このタイミングの変更はnStroloreのとにタイミングを変えることができる。以后はnstroloreの設定と、タイミングオフセットイネーブルフラグnstroloreの設定と、タイミングオフセット値レジスタnstroloreの関係を示した表である。図にはnstroloreの関係を示した表である。図にはnstroloreの関係である。

【0061】同図において、

ステップ値 (STEPNUM): ステップ値レジスタ309の設定値

タイミングオフセット値(TOFFSET):タイミン グオフセット値レジスタ308が保持する値 BUSYLOタイミングレジスタ305値(BUSYL O): BUSYLOタイミングレジスタ305の設定値 実BUSYLOタイミング (ADDBUSYLO):加 算器310の出力値で、BUSY信号がLOに制御され るタイミングに相当

といった項目が図示されている。なお、セントロニクスインターフェースコントローラ11の内部には制御部14により、以下の状態にあらかじめ設定されているものとする。

 $[0\ 0\ 6\ 2]$ タイミングオフセットイネーブルフラグ 3 $[0\ 2\ 2\ 1\ ($ オフセット加算しない)

BUSYLOタイミングレジスタ305=3 タイミングオフセット値レジスタ308=5 ステップ値レジスタ309=0

図6の表をnStrobeエッジの検出順に従い説明する。

【0063】nStrobeエッジ検出1~2回目では、タイミングオフセットイネーブルフラグ302が0のためタイミングオフセット値レジスタ308は出力制御機能により値0を出力し、実BUSYLOタイミングはBUSYLOタイミングレジスタ305の設置値のまま3である。

【0064】nStrobeエッジ検出3~6回目では、タイミングオフセットイネーブルフラグ302が1のためタイミングオフセット機能が有効になる。ここで、ステップ値レジスタ309の値が0に設定されているため、タイミングオフセット値レジスタ308に加算される値は0。よってタイミングオフセット値レジスタ308が出力する値は5のままで変化しない。実BUSYLOタイミングすなわち、コンパレータ314に入力される比較値は、(BUSYLOタイミングレジスタ305の値+タイミングオフセット値レジスタ308の値)であるから3+5=8である。

【0065】nStrobeエッジ検出7回目では、タイミングオフセットイネーブルフラグ302が0のため、実BUSYLOタイミングはBUSYLOタイミングレジスタ305の設定値のまま3である。

【0066】nStrobeエッジ検出8回目では、タイミングオフセットイネーブルフラグ302が0のため、実BUSYLOタイミングレジスタ305の設定値のまま3である。但し、制御部14がステップ値レジスタ309の値を1、タイミングオフセット値レジスタ308を0に設定変更している。

【0067】 nStrobeエッジ検出9回目では、タイミングオフセットイネーブルフラグ302が1のためタイミングオフセット機能が有効になる。また、ステップ値レジスタ309の値が1であるから、タイミングオフセット値レジスタ308の値は1となり、実BUSYLOタイミングは3+1=4となる。

【0068】同様にnStrobeエッジ検出10~1

6回目では、タイミングオフセットイネーブルフラグ302が1のためタイミングオフセット機能が有効になる。ステップ値レジスタ309が1であるから、タイミングオフセット値レジスタ308の値が1パイト受信毎に1ずつ増加する。よって実BUSYLOタイミングは5,6,7,8,9,10,11と1ずつ増加している。

【0069】 n S t r o b e エッジ検出17回目では、 タイミングオフセットイネーブルフラグ302が0のためタイミングオフセット値レジスタ308は出力制御機能により値0を出力し、実BUSYLOタイミングはB USYLOタイミングレジスタ305の設定値のまま3である。

【0070】 n S t r o b e エッジ検出18回目では、タイミングオフセットイネーブルフラグ302が0のためオフセット加算はされず、実BUSYLOタイミングは3である。但し、ステップ値レジスタ309の値を3、タイミングオフセット値レジスタ308を0に設定変更する。

【0071】 nStrobeエッジ検出19回目では、タイミングオフセットイネーブルフラグ302が1のためタイミングオフセット機能が有効になる。ステップ値レジスタ309が3であるから、タイミングオフセット値レジスタ308の値が3増加する。よって実BUSYLOタイミングは3+3=6となる。

【0072】同様にnStrobe検出20~22回目では、タイミングオフセットイネーブルフラグ302が1のためタイミングオフセット機能が有効になる。ステップ値レジスタ309が3であるから、タイミングオフセット値レジスタ308の値が3増加する。よって実BUSYLOタイミングは9,12,15と3ずつ増加する。

【0073】このように各レジスタ及びタイミングオフセットイネーブルフラグを操作することで、信号のタイミングを変え、データ受信のタイミングを変えることができる。

【0074】図7は、タイミングオフセット値変更制御部303で行なう一連の処理を示すフローチャートである。すなわち、タイミングオフセットイネーブルフラグ302が1にセットされた場合、エッジ検出器301がnStrobe信号の立ち下がりエッジを検出する毎に、タイミングオフセット値変更制御部303が、タイミングオフセット値レジスタ308の値(TOFFSET)をステップ値レジスタ309の値(STEPNUM)だけ加算する処理を示す。なお、以下の各レジスタの値はあらかじめ制御部14により設定されているものとする。

[0075]

タイミングオフセットイネーブルフラグ302 BUSYLOタイミングレジスタ305(BUSYL O)

ACKLOタイミングレジスタ306 (ACKLO) ACKHIタイミングレジスタ307 (ACKHI) タイミングオフセット値レジスタ308 (TOFFSE T)

ステップ値レジスタ309 (STEPNUM) まず、ステップS1で、タイミングオフセットイネーブ ルフラグ302の内容を読み出し、ステップS2に進 む。

【0076】ステップS2で、ステップS1で読み出したタイミングオフセットイネーブルフラグ302が1にセットされていなければステップS1の処理へ戻る。すなわち、タイミングオフセット値レジスタ308の値を加算する処理は行なわない。一方、ステップS2で、ステップS1で読み出したタイミングオフセットイネーブルフラグ302が1にセットされていればステップS3の処理へ進む。すなわち、タイミングオフセット値レジスタ308の値を加算する処理を行なう。

【0077】ステップS3で、エッジ検出器301がn Strobe信号の立ち下がりを検出したか状態を読み出し、ステップS4の処理へ進む。

【0078】ステップS4で、ステップS3で読み出したエッジ検出器301の状態が立ち下がりを検出していない場合、ステップS1の処理へ戻る。一方、ステップS4で、ステップS3で読み出したエッジ検出器301の状態が立ち下がりを検出している場合、ステップS5の処理へ進む。

【0079】ステップS5で、タイミングオフセット値レジスタ308の値(TOFFSET)とステップ値レジスタ309の値(STEPNUM)の値を加算し、新たなタイミングオフセット値レジスタ308の保持する値とし、ステップS1の処理へ戻る。

【0080】以上の一連の処理を繰り返す。上述した処理で、タイミングオフセット値変更制御部303は、タイミングオフセットイネーブルフラグ303が1にセットされた場合、エッジ検出器301がnStrobe信号の立ち下がりエッジを検出する毎に、タイミングオフセット値レジスタ308の値(TOFFSET)をステップ値レジスタ309の値(STEPNUM)だけ加算することが可能である。すなわち、プリンタのセントロニクスインターフェースコントローラの信号制御タイミングを1パイト転送毎に、任意の値で遅らせることが可能となる。

【0081】図10、図11はプリンタ10の制御部14による制御手順のフローチャートである。これら制御手順は、制御部14に内蔵されたメモリ15内のプログラムをCPU16により実行することで実現される。

【0082】図10は電源投入時など、各レジスタに初期値を設定する手順を示している。電源が投入されると、ステップS101で各タイミングレジスタ305~

307に所定の値をセットする。これら値は、受信パッファに十分空きがある状態で、最も速い受信タイミングを実現する値である。ステップS102では、タイミングオフセット値レジスタ308に所定の初期値を設定し、ステップ値レジスタ309に所定のステップ値を設定する。なお、タイミングオフセットイネーブルフラグ302がセットされた場合、タイミングオフセット値レジスタ308にはステップ値レジスタ309の値が加算されてしまうので、一連のデータ受信が終了した段階でタイミングオフセット値レジスタ308には初期値を設定しなおす必要がある。

【0083】ステップS103では、タイミングオフセットイネーブルフラグ302をリセットしておく。

【0084】図11は、制御部14により受信バッファ13の監視を行う手順のプログラムである。まず、ステップS111で受信バッファ13の空き領域のサイズを検出する。例えば受信バッファがリングバッファとして管理されていれば、空き領域は書き込みポインタと読み出しポインタとの比較から容易に得られる。

【0085】次にステップS112で、受信バッファの残量が第1の所定値以下であるか判定する。第1の所定値以下であれば、ステップS113でタイミングプセットイネーブルフラグ302をテストし、セットされていなければステップS114でセットする。こうすることで、受信バッファの残量が所定値以下の場合に、受信のタイミングを遅らせて空き領域を広げ、受信バッファが満杯に成ってしまうことを未然に防ぐ。

【0086】一方、受信パッファの残量が第1の所定値以上であれば、ステップS115でその残量が第2の所定値以上であるか判定する。第2の所定以上であれば、ステップS116においてタイミングオフセットイネーブルフラグ302をテストし、セットされていればステップS117でタイミングオフセットイネーブルフラグをリセットする。

【0087】以上のように制御することで、受信パッファの空きが第1の所定値よりも少なくなってしまった場合には、受信タイミングをタイミングオフセット値レジスタ308及びステップ値レジスタ309で与えられる時間遅延させることで受信パッファに格納されたデータを処理する時間を稼ぎ、その結果受信パッファの空きが第2の所定値よりも多くなれば、受信タイミングの遅延をやめて元のタイミングに戻して高速に受信することができる。なお、図11において、第1の所定値と第2の所定値とを別々にせず、ひとつの値を用いてもよい。

【0088】図12は、プリンタエンジン1aの一例であるレーザビームプリンタの断面図である。

【0089】図において、740はLBP本体であり、供給される文字パターン等を基に、記録媒体である記録紙上に像を形成する。700は操作のためのスイツチ及びLED表示器などが配されている操作パネル、701

はLBP740全体の制御及び文字パターン情報等を解析するプリンタ制御ユニツトである。このプリンタ制御ユニツト701は主に文字パターン情報をビデオ信号に変換してレーザドライパ702に出力する。

【0090】レーザドライバ702は半導体レーザ703を駆動するための回路であり、入力されたビデオ信号に応じて半導体レーザ703から発射されるレーザ光704は回転704をオン・オフ切替えする。レーザ光704は回転多面鏡705で左右方向に振られて静電ドラム706上には文字パターンの静電潜像が形成される。この潜像は静電ドラム706周囲の現像ユニット707により現像された後、記録紙に転写される。この記録紙にはカットシートを用い、カットシート記録紙はLBP740に装着した用紙カセット708に収納され、給紙ローラ709及び搬送ローラ710と711とにより装置内に取込まれて、静電ドラム706に供給される。

【0091】尚、本実施例の画像形成装置として、レーザピームプリンタを例にして説明したが、これに限定されるものでなく、以下で説明するインクジェットプリンタ等にも適応可能である。

【0092】図13は、プリンタエンジン1aとして適 用できるインクジェット記録装置IJRAの概観図であ る。同図において、駆動モータ5013の正逆回転に連 動して駆動力伝達ギア5011,5009を介して回転 するリードスクリュー5005の螺旋溝5004に対し て係合するキャリッジHCはピン(不図示)を有し、矢 印a, b方向に往復移動される。このキャリッジHCに は、インクジェットカートリッジIJCが搭載されてい る。5002は紙押え板であり、キャリッジの移動方向 に亙って紙をプラテン5000に対して押圧する。50 07,5008はフォトカプラで、キャリッジのレバー 5006のこの域での存在を確認して、モータ5013 の回転方向切り換え等を行うためのホームポジション検 知手段である。5016は記録ヘッドの前面をキャップ するキャップ部材5022を支持する部材で、5015 はこのキャップ内を吸引する吸引手段で、キャップ内開 ロ5023を介して記録ヘッドの吸引回復を行う。50 17はクリーニングプレードで、5019はこのプレー ドを前後方向に移動可能にする部材であり、本体支持板 5018にこれらが支持されている。ブレードは、この 形態でなく周知のクリーニングブレードが本例に適用で きることは言うまでもない。又、5021は、吸引回復 の吸引を開始するためのレバーで、キャリッジと係合す るカム5020の移動に伴って移動し、駆動モータから の駆動力がクラッチ切り換え等の公知の伝達手段で移動 制御される。

[変形例] 上述の実施例においては、タイミング値レジスタ305~307、タイミングオフセット値レジスタ308、ステップ値レジスタ309のパラメータ値はあ

らかじめプリンタに設定される構成であった。しかし、 上記各レジスタのパラメータ値はホストコンピュータからのコマンド(プリントコマンド)により、変更可能な 構成とする方法も考えられる。この場合、プリンタのセントロニクスインターフェースコントローラの設定を、 ホストコンピュータ自身のセントロニクスインターフェース転送能力に合わせた信号制御タイミングに設定する ことができる。

【0093】図8は、タイミング値レジスタ305~307、タイミングオフセット値レジスタ308、ステップ値レジスタ309のパラメータセットをホストコンピュータから変更するためのタイミング設定コマンドのフォーマットを示す図である。

【0094】タイミング設定コマンドは、コマンド番号とパラメータで構成される。パラメータは、タイミング値レジスタ307~309に設定する値(BUSYLO、ACKLO、ACKHI)、タイミングオフセット値レジスタ308に設定する値(TOFFSET)、ステップ値レジスタ309に設定する値(STEPNUM)から構成される。

【0095】同コマンドをコマンド解析部18が解析すると、制御部14は当該コマンドのパラメータを各レジスタに設定する。その手順は、図10に示した通りである。

【0096】なお、本発明は、複数の機器(例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。

[0097]

【発明の効果】以上説明したように、本発明に係るデータ受信制御方法及び装置及びそれを用いた印刷装置は、データ転送を行ないつつ受信パッファの空き容量に応じてデータ転送速度を調整し、データの受信の中断を防止するという効果を奏する。

[0098]

【図面の簡単な説明】

【図1】実施の形態における像形成装置の構成例を示すブロック図である。

【図2】図1のセントロニクスインターフェースコントローラ11の中の信号制御部を示す図である。

【図3】一般的なホストコンピュータとブリンタ間のセントロニクスインターフェースを用いたデータ転送の様子を示す図である。

【図4】タイミングオフセット機能を働かせない場合のセントロニクスインターフェースコントローラ11における1パイトのデータ受信時の動作を示す図である。

【図5】タイミングオフセット機能を働かせる場合のセントロニクスインターフェースコントローラ11プロック内部の信号の状態を示す図である。

【図6】1パイト受信毎の、タイミングオフセットイネーブルフラグ302の設定と、タイミングオフセット値レジスタ308の値との関係を示した表である。

【図7】実施の形態におけるタイミングオフセット値変 更制御部による制御手順を示すフローチャートである。

【図8】セントロタイミング設定コマンドのフォーマットを示す図である。

【図9】ホストコンピュータとプリンタとで構成されるシステムの図である。

【図10】セントロニクスインターフェースコントローラの各レジスタを初期化する手順を示すフローチャートである。

【図11】受信バッファの空き容量に応じて受信タイミングを制御する手順を示すフローチャートである。

【図12】プリンタエンジンの一例であるレーザビームプリンタの断面図である。

【図13】プリンタエンジンの一例であるインクジェットプリンタの斜視図である。


【符号の説明】


- 10 プリンタ
- 11 セントロニクスインターフェースコントローラ
- 12 DMA (ダイレクトメモリアクセス) コントローラ

- 13 受信パッファ
- 14 制御部
- 15 メモリ部
- 16 CPU部
- 17 操作パネル
- 18 コマンド解析部
- 19 展開メモリ
- 1a プリンタエンジン
- 1 b 内部パス
- 20 セントロニクスインターフェースケーブル
- 301 エッジ検出器
- 302 タイミングオフセットイネーブルフラグ
- 303 タイミングオフセット値変更制御部
- 304 タイミングカウンタ
- 305 BUSYLOタイミングレジスタ
- 306 ACKタイミングレジスタ
- 307 ACKタイミングレジスタ
- 308 タイミングオフセット値レジスタ
- 309 ステップ値レジスタ
- 310~313. 加算器
- 314~316 コンパレータ
- 317 BUSY信号レジスタ
- 318 nACKレジスタ

【図1】

【図7】







[図8]


	パラメータ					
コマンド番号	BUSYLO	ACKLO	АСКНІ	TOFFSET	STEPNUM	

[図2]






【図4】



【図5】



【図6】

_				
r	ल्ल	1	\sim	٦.
ı	ıxı			•

nStrobe エッジ検出(回目)	オフセット イネーブルフラグ	ステップ値	タイミングオフセット	BUSYLO タイミングレジスタ値	実BUSYLO タイミング	レジスタ初期化
	TCHENB	STEPNUM	TOFFSET	BUSYLO	ADDBUSYLO	↓
1	0	0	5	3	3	各タイミングレジスタに ~ S101
2	0	0	5	3	3	所定の値をセット
3	1	0	6	3	8	
4	1	0	- 5	3	8	•
5	1	0	5	3	8	タイミングオフセット値
6	1	0	5	3	8	レジスタ及びステップ値 ~ S102
7	0	0	5	3	3	レジスタに所定の値をセット
8	0	1	0	3	3	
9		1	1	3	4	1
10	1	11	2	3	5	
11	11	11	3	3	6	タイミングオフセット ~ S103
12	1	11	4	3	7	1 オーフルフランをリセット
13	11	1	5	3	8	
14	1	1	6	3	9	
l5	11	11	7	3	10	(他の処理へ)
	1	1	8	3	11	
17	0	1	8	3	3	
18	0	3	0	3	3	
19	1	3	33	3	6	
20	1 1	3	6	3	9	
21]	3	9	3	12	
22	11	3	12	3	15	
		<u> </u>			<u> </u>	
	l	l	l	<u> </u>		

【図11】 【図12】 (パッファ監視) 700 740 受信パッファの残損を検出 701 704 705 第1の所定値以下? 706 703 707 ·S115 第2の所定値以上? YES S116 タイミングオフセット イネーブルフラグをセット 708 710 **7**69 タイミングオフセット (ネーブルフラグをリセット 終了

[図13]

